快3开奖

  • <tr id='PTGe0v'><strong id='PTGe0v'></strong><small id='PTGe0v'></small><button id='PTGe0v'></button><li id='PTGe0v'><noscript id='PTGe0v'><big id='PTGe0v'></big><dt id='PTGe0v'></dt></noscript></li></tr><ol id='PTGe0v'><option id='PTGe0v'><table id='PTGe0v'><blockquote id='PTGe0v'><tbody id='PTGe0v'></tbody></blockquote></table></option></ol><u id='PTGe0v'></u><kbd id='PTGe0v'><kbd id='PTGe0v'></kbd></kbd>

    <code id='PTGe0v'><strong id='PTGe0v'></strong></code>

    <fieldset id='PTGe0v'></fieldset>
          <span id='PTGe0v'></span>

              <ins id='PTGe0v'></ins>
              <acronym id='PTGe0v'><em id='PTGe0v'></em><td id='PTGe0v'><div id='PTGe0v'></div></td></acronym><address id='PTGe0v'><big id='PTGe0v'><big id='PTGe0v'></big><legend id='PTGe0v'></legend></big></address>

              <i id='PTGe0v'><div id='PTGe0v'><ins id='PTGe0v'></ins></div></i>
              <i id='PTGe0v'></i>
            1. <dl id='PTGe0v'></dl>
              1. <blockquote id='PTGe0v'><q id='PTGe0v'><noscript id='PTGe0v'></noscript><dt id='PTGe0v'></dt></q></blockquote><noframes id='PTGe0v'><i id='PTGe0v'></i>

                电子发烧友河南快3网 > 可编程逻辑 > 正文

                一种基于SRIO总线的DSP与FPGA通信互连架构设计

                2020年01月26日 16:48 ? 次阅读

                0 引言

                随着现代信息技术的快速发展,数字信号处理技术在军用和民用市场都得到了广泛的棋牌娱乐送28应用,同时日趋复杂的信号处理需求也对处理平台提出了更高的要求,特别是在无线通信、人工智能、航空航天等高科技领域信号〗处理实时性高,数据量大,数据交互及处理算法复〖杂度高,依靠单个处理◇器的传统解决方案已经无法满足这些︻需求,高度集成99彩票app下载安装的多处理器嵌入式系统逐步成为高速信号处理平台的主流方案,基于“DSP+FPGA”的协同处理架构凭借其超强的处理能力和广泛的工程化应用优势,已经成为通用信号处理平台的首选。采用“DSP+FPGA”的信♀号处理系统显著提升了运算速度和数据处理能力,但同时大发快三预测软件不可避免地引入了处理器之间的数据◆交换问题,随着交互频率和数据量的急剧增加,对芯片间的高速数据传输要求越来越高,传统的共享总线已无法□ 满足高性能嵌入式系统的数据交□互需求,成为了处理平台性能进一步提升的瓶颈。因此,需要高性能互联体系结构来解决嵌卐入式处理器之间的数据交互问题,高速串行Rapid IO总线正是基于该需求设计的新型高性能互连总线技术,该总线以其高带宽、低延时、低功耗及高可〓靠性等优势为嵌入式系统内部互连提供了良好的解决方案。本文设计一种基于SRIO总线的DSP与FPGA通信互连架构,其中多核DSP TMS320C6678的SRIO接口模块采用4x接口模式配置,每路接口传输速率为3.125 Gb/s,理论传输速率♂达到10 Gb/s,同时使用DSP片上DDR3控制器●模块扩展2 GB高速缓存进行数据读写,从而实现系统内部数据高速传输及共享存储

                1 Rapid IO协议架构介起点彩票app绍

                Rapid IO体系架构是为了满足高性能嵌入式系统互连需求而设计的一种系统级互连技术,它支持芯片间以及板间的互连与通信,广泛应用于多处理器、多存储器及通用信号处理平台等的交互连接。Rapid IO的数据传输操作基于数据包的请求与响应,数据包是点对点通信设备的消息载体,通信过△程首先由主控器件发出一个请求事务,并将该请求事务以包的形式传输给目标器件,目标器件收到请求事务后执行相应操作并产生响应事务返回给通信的发起方,发起方接收到响应包后一次通信操作完成。Rapid IO互连体系结构共分为三层,分别为逻辑层、传输层和物理层。逻辑层为协议最■高层,定义▽了全部操作协议和包格式,为端点器件发起和完成事务提供必要的信息;传输层处于协议『中间层,定义了Rapid IO的地址空间、寻址大发快三和值规律机制和用于包交换的路由信息;物理层处于协议最底层,主要定义电气特性、包万达彩票传输机制、流量控制及低级错误管◣理等器件级接口细节,Rapid IO协议层次结↘构如图1所示。

                一种基于SRIO总线的DSP与FPGA通信互连架构设计

                2 基于SRIO的互连系统设计

                2.1 TMS320C6678的SRIO模块特性

                TMS320C6678 DSP外围接口丰富,片内集成了基于1x/4x LP-Serial规范的串行Rapid IO外设接口模块,即SRIO。该模块支持4通道的Rapid IO高速传输,也可配置成1x、2x和4x等多种接口大发快三开奖记录模式,单个通道的【传输速度最大可达5 Gb/s,在实际工程化应用中也可灵活配∑置到1.25 Gb/s、2.5 Gb/s和3.125 Gb/s使用。

                基于Rapid IO的高速传输↓操作协议由逻辑层定义,SRIO接口逻辑层支持I/O逻辑操作(Direct I/O)和消息传递(Message Passing)两种数据传输机制,其中I/O逻辑北京快3走势图操作包含NREAD、NWRITE、NWRITE_R、SWRITE、Atomic和MAINTENANCE共6种基本I/O操作,消息传递主要包括DOORBELL和MESSAGE两种,具体如表1所示。

                一种基于SRIO总线的DSP与FPGA通信互连架构设计

                直接I/O模式是最简单实用的传输方式←,主设备可以直接读写从设备的存储器,可通玩大发快三稳赚技巧过多种请求和响应事务直接完成对应存储空间的数据读写,其中SWRITE事务是高效的传输格式,接口实现简单,通信开销小,适用于点对点的大数据直接传输;消息传递模式使用信箱和信件的方式足球彩票软件传递信息,类似以太网的传输方式,接收方根据内部地址与信箱的映※射关系对数据进╲行读写,适用于包★含多个处理器的复杂系统间通信。消息传递机制中包含有一种特殊的轻量级消息传递事务类型,即大发快三一分钟一期全天计划网址门铃消息(Doorbell),门铃消息数据包仅可填充一个16位大小大发快三全天计划的数据负载,适用于▲发送SRIO通信的中断信息Ψ,接收方将收到的门铃事务放到门铃消息队列中,通过解析门铃信息进行相应的响应操作。

                2.2 传输系统互联设计

                本文设计的〗DSP与FPGA通信系统基于图2所示的高速串行Rapid IO接口进行互联设计。在FPGA端选用Xilinx公司的Kintex7系列芯片,FPGA对外接口接收雷达回波数据或者光学相机采集的图像数据,然后通过4路SRIO高速接口将数据□ 实时传输给DSP芯片,FPGA的SRIO接口采⌒用开发平台提供的IP核进『行设计实现。DSP端芯片选用TI公司的TMS320C6678高性能多核浮点型处理器,该芯片牛牛游戏大厅采用全新的Keystone架构和C66x内核,其内部有8个速度达到1.25 GHz的高性能易记彩票大发快三全天计划定点/浮点CPU内核,每个内核的单周期定点性能高№达32MAC,浮点性能高达银河注册送76元体验金16FLOP,单个CorePac内核中配置了32 KB一级程序存储器(L1P)、32 KB一级数据存储器(L1D)以及512 KB二级局部存储器(L2),高性能的计算能力和高速缓存能快三平台注册力有效地支撑了复杂图像处理算法的工程化应用需求。同时6678处理器内部集成了DDR3控制器模块,带有64 bit位宽的DDR3存储器接口总线,最高速率¤可达1 600 MTS,可供寻址的空间达到︽了8 GB,本系统外挂了4片256×64 bit的DDR3 SDRAM,总容量达到2 GB,完全满足系统数据缓存需求大发快三软件破解版,DSP处理器可以通过EDMA的方大发快三全天计划三期必中式直接对DDR3存储器进行读写访问大发快三计划专家和值号,减少了通过内核CPU读写大数彩神app官网下载据的资源占用,有效提升系统并行运算效能。

                一种基于SRIO总线的DSP与FPGA通信互连架构设计

                3 通信系统软♀件设计

                3.1 SRIO接口驱动设▂计

                根据上文的互联系统设计,为了实现接口通信功能需进行接口软件设计,DSP端的SRIO外设模块驱动编程主要有以下几个方面:

                (1)通信设备ID设置

                SRIO模块支持8位和16位两种模式ID设置,8位的ID可容纳256个单独设※备,16位ID可容纳65 536个单独设备,通信双方需采用相同设置模式,但要设置为』不同的ID号,本系统【采用8位ID模式设置,DSP和FPGA ID号设置如下:

                #define SRIO_DSP_BASE_ID (0x00)

                #define SRIO_FPGA_BASE_ID (0xFF)

                (2)SRIO工作模式配置

                SRIO模块可配置成1x、2x和4x等多种端口模式使用,可通过路径控制寄存器PLM_SP(n)_PATH_CTL的PATH_CONFIG和PATH_MODE作用域进行编程配足球比分直播置。本系统采用4x模式配置,单通道速率配置为3.125 Gb/s,具体配置程序如※下:

                CSL_SRIO_Enable3_125GBaud(hSrio, 0);

                CSL_FINS(hSrio-》RIO_PLM[0].RIO_PLM_SP_PATH_CTL,SRIO_RIO_PLM_SP_PATH_CTL_PATH_CONFIGURATION, 4);

                CSL_FINS(hSrio-》RIO_PLM[0].RIO_PLM_SP_PATH_CTL, SRIO_RIO_PLM_SP_PATH_CTL_PATH_MODE, 4);

                (3)SerDes模块配置

                SRIO接口通过SerDes(Serialize Deserialize)模块接收和发送高速串行差分信号,该模块由TX、RX、PLL、S2P(serial-to-parallel)、P2S(parallel-to-serial)及时钟恢复快3开奖等部分组成,初始化配置主要对PLL模块的SRIO_SERDES_CFGPLL寄存器的MPY域赋值0x00010100,表示PLL倍频5倍,并对ENPLL位赋值1使能PLL; 对SRIO_SERDES_CFGTX[0-3]和SRIO_SERDES_CFGRX[0-3]寄存器的RATE位赋值0x01,表示每个时钟周期采样两位数据,结合时钟倍频配置可以计算出传输速率rate=clk*MPY*RATE=312.5MHz*5*2bit=3.125 Gb/s,即得江苏11选五开奖结果图到需要的速率,配置功能函数如下:

                CSL_BootCfgSetSRIOSERDESConfigPLL(cfgPll);

                for(index = 0; index 《 4; index++)

                {

                CSL_BootCfgSetSRIOSERDESRxConfig(index, cfgRx);

                CSL_BootCfgSetSRIOSERDESTxConfig(index, cfgTx);

                }

                (4)LSU模块配置

                SRIO的Direct I/O和Message Passing两种传↑输机制使用不同的传输控制模块,其中控制Direct I/O模式包发送的∞为LSU(Load/Store Unit)模块,系统中一共有8个LSU,每个LSU都有独立的7个寄存器,即LSU_Reg0--LSU_Reg6,Reg0--Reg4用来配置传输控制信息,REG5、REG6用来存储命令和状态信息,Reg6有只读和只写两种模式,其他寄存器都是可读可写的,LSU寄存器组定义如图3所示。

                一种基于SRIO总线的DSP与FPGA通信互连架构设计

                由图3可见LSU的Reg0~4中主要配置了Direct I/O传输的控制信息,如源地址、目的地址、数据长度、设备ID、端口号、优先级等;Reg5寄存器配置门铃信息和包格式等命令信息;Reg6在只读模※式下通过Busy和Full位信息确认指令寄存器和影寄存器是否空闲,该两位信息都为0时表示当前今晚六合开奖结果LSU可用, LTID位和LCB位信息一起用于确认传输的完成信息(compleTIon code)。

                LSU寄存器配置可使用CSL库文件》中的API函数CSL_SRIO_SetLSURegx()对每一个寄存器单独赋值∞编程,也可通过编辑结构体SRIO_LSU_TRANSFER变量对ByteCount、DesTID、deviceID、TType、FType、Drbll_Info等关键成员变量进行赋值,然后通过API函数CSL_SRIO_SetLSUTransfer()完成整个传输的配置和启动。

                3.2 数据传输系统软件↘设计

                本文设计的DSP与FPGA通信系统通信节点较少,传输数据量大,属于点对点的高速数据传输,所以SRIO接口采用Direct I/O传输方式和Doorbell消息相结合的方案进行数据交互,数据■包格式采用Direct I/O方式的SWRITE流写操作,传输方案实现简单,同时通信快三走势图今天发起方在数据发送完成后发送Doorbell消息通知接收方传输完山东十一选五走势图成,接收方收到Doorbell消息后进行相应处理,保证通信过程的实时性和正确性。具体软件流程如图4所示。

                一种基于SRIO总线的DSP与FPGA通信互连架构设计

                系统上电启动后,软件对DSP系统中时钟、定时器、存储器、中断等必要设备进行初始化,在SRIO模块初始化过程中需等待DSP与FPGA的SRIO接口连接成功才表示初始成功,然后便可以进行自定义的数据传输操作了。根据TMS320C6678 DSP存储空间配置,本系统中DDR3缓存彩神8下载网址地址区域为0x80000000—0xFFFFFFFF,大小为2 GB,SRIO接口可直接对存储空间进行读写访问。根据系统设计FPGA每发送完〓一组数据后,都将附带发送々一个Doorbell消息大发快三全天计划网站作为完成标记,Doorbell的16 bit信息位填○充内容为0x0001,表示使用DOORBELL0_ICRR寄存器的ICR1映射中断事▽件,系统中设置CPU中断4作为响应Doorbell事件的CPU中断,DSP收到Doorbell消息后◆将触发CPUINT4,程序跳转执行中断响应函数,在中断大发快三破解和值响应函数中查询中断状态位,对接收数据包的正确性进行判断,然后通过EDMA模块将数据快速搬移到DDR3指定地址存,并调用算法对数据进行处理。当DSP需要向FPGA端回复应答信息时,DSP程序通过配置LSU寄存器组向FPGA存储地址发送数据,当LSU的Reg0~Reg5配置完成后传输开始,程序软件通过查询LSU传输完成信息与Reg6中记录的LCB位信息进行比较,判断当前传∑输是否成功。

                4 测试与验证

                针对上文所设计的SRIO互联系统进行性能测试,系统设计单通道传输速必威官网度为3.125 Gb/s,物理层SerDes模块采用8B/10B编码,所以4通道的SRIO接口理论◤传输速度为3.125×4×8/10=10 Gb/s。实际测试过程中采用多组长度不同的数据进行测试,每组测试数据多次运行取平均值,测试结果如表2所示。

                一种基于SRIO总线的DSP与FPGA通信互连架构设计

                测试结果表明,本文设计的DSP与FPGA互联系统能∮够按照设计需求稳定工作,数据读写正∮确,传输速度较为稳定,当数据量较大时通信开销占总传输时间比例减小,整体传输速度超过8 Gb/s,达到理论值10 Gb/s的80%以上,传输效率较为理想。

                5 结论

                本╳系统基于TI多核DSP TMS320C6678的SRIO接口模块建立DSP与FPGA之间彩票大平台app下载的高速通信互联系统,采用SRIO模块4x接口模式及每路接口3.125 Gb/s的传输速率实现DSP与FPGA间高速稳定的数据传输,同时使用DSP自带DDR3控制器模块实现对DSP外部扩展DDR3 SDRAM存储芯片的读写访问,从而实现系统内部数据传输及共享存储。该系统已经在大视场高分辨率光学图像处理、实时SAR雷达成像等◤多个工程项目中得到应用验证。

                参考文献

                [1] Texas Instruments.TMS320C6678 Multicore Fixed and Floating-Point Digital Signal Processor[Z].2014.

                [2] Texas Instruments.KeyStone Architecture Serial Rapid IO(SRIO) User Guide[Z].2012.

                [3] Texas Instruments.KeyStone Architecture DDR3 Memory Controller User Guide[Z].2011.

                [4] Texas Instruments.TMS320C66x DSP CorePac User Guide[Z].2013.

                [5] 王勇,林粤伟,吴冰冰,等.RapidIO嵌入式系统互连[M]。北京:电子工业出版社,2006.

                下载发烧友APP

                打造属于您★的人脉电子圈

                关注电子发烧友微信

                有趣有料的资讯及技术干货

                关注发烧友课堂

                锁定最新课程活动及技术直播

                电子发烧友▓观察

                一线报道 · 深度观察 · 最新资讯
                收藏 人收藏
                分享:

                评论

                相关推荐

                小梅哥FPGA设计思想与验证方法◥视频教程

                刚刚录▂制了一个fpga开发流程的视频,该视频为投石问路,主要是想听听大家对于小重庆时时彩梅哥在录制视频时需要注意的内容以及希望系列
                发烧友学院湖北快三官网发表于 2016-03-24 00:00? 37952次阅读
                小梅哥FPGA设计思想与验证方法视频教程

                【雨的FPGA笔记】基础实践-------IP核中RAM的使用

                内容:        使用IP核中的RAM进行读写,数据位福利彩大发快三下载安装宽为32位 RAM读◣写模块输出给RAM模块...
                发表于 2020-01-23 15:28? 339次阅读
                【雨的FPGA笔记】基础实践-------IP核中RAM的使用

                基于FPGA的现Nios II嵌入式系统配置文件...

                现场可编程门★阵列(FPGA,Field Programmable Gate Array)是一种高密度▆....
                发表于 2020-01-21 17:10? 30次阅读
                基于FPGA的现Nios II嵌入式系统配置文件...

                计※算架构迎来黄金时代,水大鱼大、风高浪急的新十年...

                这一个新十年,时代的“大”和“快”从数字的比较上是以前难以想象【的。大数据雪崩爆发时,每大发快三开奖记录一片雪花都是意....
                发表于 2020-01-20 17:20? 3964次阅读
                计算大发快三走势怎么看架构迎来黄金时代,水大鱼大、风高浪急的新十年...

                基于USB接口的RS485信号模拟器的软硬件设【计

                USB总线是一种高效、快速、价格低、体积小、支持热插拔的串行通信接口,目前USB这一接口形式在电子产....
                发表于 2020-01-20 16:27? 43次阅读
                基于USB接口的RS485信号模拟器的软硬四川快三件设计

                关于FPGA芯片结构的简单介绍

                FPGA是英文Field Programmable Gate Array的缩写,即现场可编程←门阵列,....
                发表于 2020-01-20 09:41? 73次阅读
                关于FPGA芯片结构的简单介绍

                详细介绍♂基于HDL的FPGA开发流程

                原理图和HDL(Hardware description language,硬件描述♂语言)是两种最常....
                发表于 2020-01-20 09:35? 376次阅读
                详细〒介绍基于HDL的FPGA开发流程

                FPGA的用途『以及它与CPLD的不同彩神平台之处╲

                FPGA/CPLD能完成任何数字器件的功能,上至高→性能【CPU,下至简单的74北京快三,都可以用FPGA/....
                发表于 2020-01-20 09:29? 102次阅读
                FPGA的用途以及它与CPLD的广西快三官网不同之处

                从多角度来分析FPGA与CPLD的区别

                CPLD主要是由可编程逻辑宏单元(LMC,LogicMacroCell)围绕中心的可编程互连矩阵单元....
                发表于 2020-01-20 08:40? 82次阅读
                从多角度来分析FPGA与CPLD的区别

                pci9054为pci总线接口的开发提供了一种简...

                随着计算机技术的飞速发展和普及,数据采集系统大发快三走势图规律迅速得到了广泛的应用。数据采集系统性能的好坏主要取决于它....
                发表于 2020-01-19 17:09? 45次阅读
                pci9054为pci总线接口的开发提供了一种简...

                一种基于Virtex5 FPGA的PCIExpr...

                PCI Express是由Intel,Dell,Compaq,IBM,Microsoft等PCI S....
                发表于 2020-01-19 16:52? 49次阅读
                一种基于Virtex5 FPGA的PCIExpr...

                基于GAL芯片实现VME总线接口北京快三的设计流程概...

                VME 总线由于具有良好的物理特性、严格的技术规范和与微处理器接口灵活的特点而 被广泛应用于雷达、声....
                发表于 2020-01-19 16:37? 54次阅读
                基于GAL芯片实现VME总线接口北京快三的设计流程概...

                【雨的FPGA笔记】基础实践-------串口程序

                内容        实现的是∑简单的PC机和FPGA的通信,实现一个简单的数据传回实验, 串口是按b...
                发表于 2020-01-19 12:54? 268次阅读
                【雨的FPGA笔记】基础实践-------串口程序

                FPGA的简介发展历和使用等基础知识讲解

                随着▃云计算,大数据和人工智能技术应用★,单靠CPU已经无法满足各行ξ 各业的算力需求。海量数据分析、机器学....
                发表于 2020-01-19 10:15? 255次阅读
                FPGA的简介发展历和使用等基础知识讲解

                matlab与FPGA无线通信、FPGA数字信号处理系ζ 列(4)—— Vivado DDS 与 FIR IP核设计 FIR 滤波器◆系统

                本讲使用两个DDS产生待滤波的信号▼和matlab产生带滤〖波信号,结合FIR滤波器搭↑建一个信号产生及滤波的系统,并编写...
                发表于 2020-01-18 22:05? 279次阅读
                matlab与FPGA无线通信、FPGA数字信号处理系列(4)—— Vivado DDS 与 FIR IP核设计 FIR 滤波器系统

                一种基于串行背板总线-ARINC659总线的〖双余...

                采用高速、高可靠、四余度容错串行背板总线(ARINC659总线)构建的新型双余度计算机系统,所有处理....
                发表于 2020-01-18 16:52? 48次阅读
                一种基于串行背板总线-ARINC659总线的双余...

                基于延时比较的模拟I2C总线多ξ 主通信方法设计

                I2C总线(Inter IC BUS)是PHILIPS公司推出的双向两线串行通信ㄨ标准。由于它具有接口....
                发表于 2020-01-18 16:20? 52次阅读
                基于延时比较的模拟I2C总线多主通信◤方法设计

                采用LPC2294四路CAN控制器实现智能通信卡...

                LPC2294是PHILIPS公司推出的一款功能强大、超低功耗且具有ARM7TDMI内核的32位微控....
                发表于 2020-01-18 09:28? 111次阅读
                采用LPC2294四路CAN控制器实现智能通信卡...

                Altera新发布一款多功能低成本的单芯片FPG...

                一直以来,FPGA可编程器●件都主要应用在通讯设备或工业控制等较为专业的应用♀领域,但随着不同行业使用需....
                发表于 2020-01-17 16:33? 457次阅读
                Altera新发布一款多功能低成本的单芯片FPG...

                详解FPGA的发展彩神争霸8大发快三技巧史和开发流程

                随着云计♀算,大数据和人工智能技术应用,单靠CPU已经无法满足各行各业的算力需求。海量数据分析、机器学....
                发表于 2020-01-16 17:26? 127次阅读
                详解FPGA的发展史和开发流程

                固态电容的三╳大优势分析 如何区分固态电容和电解◣电...

                区分固态电容和电解电容有一个很简单的方法,就是看电容顶部是否有”K“或”+“字形的开槽。固态电容大发快三计划网站是没....
                发表于 2020-01-16 16:00? 175次阅读
                固态电容的三大◤优势分析 如何区分大发快三最高级邀请码固态电容和电解电...

                采用PC/104嵌入式模块与1553B总线卡实现...

                随着我▆国航空事业的迅速发展,各种新型飞机和发控设备相△继研制成功,以往一些足球即时比分测控设备在功能和性能上已无法....
                发表于 2020-01-16 10:17? 269次阅读
                采用PC/104嵌入式模块与1553B总线卡实现...

                RS 422通信接口芯片系统北京快三的设计【及实验仿真...

                目前通用的串行通信接口标准主南国彩票要有RS 232,RS 422和RS 485,其中RS 232属于单※端不....
                发表于 2020-01-16 10:11? 216次阅读
                RS 422通信接口芯片系统北京快三的设计及实验仿真...

                基于总线传输的智能型接口转◥换器实现城市互〓联网消防...

                消防作为现代城市安全系统的一个组成部分,随着现代城市的迅速发展已越来阿里彩票登录越显示其重要性。但目前市场上的城....
                发表于 2020-01-16 09:47? 73次阅读
                基于总线传输的智能型接口转换器实现城市互联网↘消防...

                基于DSP+FPGA技术的TD-SCDMA基带发...

                和传统的CDMA系统相比,第三代移动通信的最大特点在于能支持多种速率的业▓务,从话音到分组数据,再到多....
                发表于 2020-01-16 09:16? 313次阅读
                基于DSP+FPGA技术的TD-SCDMA基带发...

                基于单片▲机AT89S52与总№线技术实现小区周界防...

                随着科学技术和经济的快速发展,人们对居家的概念已从最初满足简单的居住到注重对住宅的人性化需求,如安全....
                发表于 2020-01-15 17:07? 192次阅读
                基于单▂片机AT89S52与总线技术实现小区周界防...

                关于RS-485总线㊣ 电平异常解决方案解析

                RS-485总线电福建11选5平异常解决方案解析
                发表于 2020-01-15 17:05? 296次阅读
                关于RS-485总线电平异常解决方案解析

                基于Compact PCI总线的热插拔技术的原理...

                系统在X86系统主机◥下,设计为一个IO适配卡,通过以上分析可知,具备热插拔能力极速时时彩的CompactPCI....
                发表于 2020-01-15 16:55? 145次阅读
                基于Compact PCI总线的热插拔技术的原理...

                EtherCAT技术的原理、性能及应用优势

                EtherCAT主张“以太网控制大发快三一分钟走势图自动化技术” 。 它是一个开放源¤代码,高性能№的系统,目的是利用以○太网....
                发表于 2020-01-15 16:22? 158次阅读
                EtherCAT技术的原理、性能及应用优势

                FPGA对比 ASIC你看好谁?

                FPGA vs. ASIC 你看好谁?
                发表于 2020-01-15 16:10? 388次阅读
                FPGA对比 ASIC你看好谁?

                采用双闭环PI和重复控制方案实现三相逆变器设计并...

                本文利采用双闭环PI和重复控制相结合的控制方案,首先【用双闭环PI控制算法,得到高动态特性的三相交△流电....
                发表于 2020-01-14 16:36? 256次阅读
                采用双闭环PI和重复控制方案实现三相逆变器设计并...

                在FPGA硬件平台通过采赌博注册送58元体验金用DDS技术实现跳频系统...

                DDS的原理如图1所示,包¤含相位累加器、波形存储器(ROM)、数模转换器(DAC)和低通滤波器4个部....
                发表于 2020-01-14 16:27? 681次阅读
                在FPGA硬件平台通过采用DDS技术实现跳频系统...

                Altera FPGA硬核浮点DSP模块解决方案...

                以往FPGA在进行浮点运算时,为符合IEEE 754标准,每次运算都需要去归一化和归一化步骤,导致了....
                发表于 2020-01-14 16:19? 193次阅读
                Altera FPGA硬核浮点DSP模块解决方案...

                全球最大FPGA的◆问世将给IC设计带ξ 来便利

                英特尔公司在京发布河北快3走势图了Stratix 10 GX 10M FPGA,这款拥有1020万个逻辑单元的产品....
                发表于 2020-01-14 16:11? 179次阅读
                全球最大FPGA的问世将给IC设计带来便利

                英特尔与赛灵思的竞⌒争使得FPGA进入黄金时代

                目前,赛灵思和英特尔的FPGA市场竞逐角力,一来一往、有输有赢。鉴于●双方都有不俗的实力,可以预计,未....
                发表于 2020-01-14 16:07? 178次阅读
                英特尔与赛ξ 灵思的竞争使得FPGA进入黄金时代

                英特尔与赛灵思的竞争将会研制更强大的FPGA器件

                FPGA芯片比CPU更快,比GPU功耗更低、延时更短,且比ASIC更加便宜、周期更短,因此在目前人工....
                发表于 2020-01-14 16:03? 179次阅读
                英特尔与赛灵思的竞争将会研制更强大的FPGA器件

                如何利用FPAG开发板搭建LEON2 SOC开发...

                随着IC制造工艺水平的快速发展,片上系统(SOC)在ASIC设计中得到广泛应用。微处理器IP核是SO....
                发表于 2020-01-14 16:00? 161次阅读
                如何利用FPAG开发板搭建LEON2 SOC开发...

                北京∮微电子技术研究所成功研制出了高可靠多通道混合...

                据悉,该产品已形成针对多通道智能传感器信号处理的集成解决方案,实现了单一封装内智能传感器模拟数字信号....
                发表于 2020-01-14 11:36? 198次阅读
                北京微电子技术研究所成功研制出了高可靠多通道混合...

                基于fpga的电源设计

                我现在没有一个具体的方案 谁能大发快三官网登录给我个提示一下 比如 fpga从哪入手(fpga一点不会) 具体的北京快三应该分为哪¤几个模块 单...
                发表于 2020-01-13 23:30? 366次阅读
                基于fpga的电源设计

                【雨的FPGA笔记】基础实践-------IP核中PLL的使用

                PLL锁相环,可以对时钟网络进行系统级的时钟管理和偏移控制①,具有时钟倍频和分频,相位偏移和可编程占空比的功能。...
                发表于 2020-01-13 19:13? 242次阅读
                【雨的FPGA笔记】基础实践-------IP核中PLL的使用

                采用FPGA器件实现GPS数据加密系统中机载模块...

                针对GPS测量系统数据传输过程中的安全问题,采用FPGA技术设计了GPS数据加密系统。系统移植MD5....
                发表于 2020-01-13 17:00? 204次阅读
                采用FPGA器件实现GPS数据加密系统中机载模块...

                【雨的FPGA笔记】基础实践-------ModelSim手动仿真

                基』于流水灯的ModelSIm软件仿真为例快三app平台子                 ...
                发表于 2020-01-13 16:34? 663次阅读
                【雨的FPGA笔记】基础实践-------ModelSim手动仿真

                关于异构计算FPGA基础知识的详细介绍

                随着云∑计算,大数据和人工智能技术应用,单靠 CPU 已经无法满足各行各业的算力需求。
                发表于 2020-01-13 15:15? 144次阅读
                关于异构计算FPGA基础知识的详细介绍

                【高手问答】资深工程师为你解答工程与产品设计上的...

                本期我们邀请到了资深工程师白纪龙@白老大大,也是许多坛友熟知的白老师,他将为我们解答♀大家在PCB设计....
                发表于 2020-01-13 09:39? 0次阅读
                【高手问答】资深工程师为你解答工程与产品设计上的...

                【雨的FPGA笔记】基础实践-------呼吸灯设计和彩神Ⅱ下载实现

                呼吸灯设计和实现 内容 一个周期为1s的呼吸灯,从熄灭到完全点亮一共需要1s。 将1s分为1000个1ms作为呼吸...
                发表于 2020-01-12 19:50? 372次阅读
                【雨的FPGA笔记】基础实践-------呼吸灯设计和实现

                如何简单快速的实现嵌入式FPGA

                Achronix Semiconductor 营销副总裁 Steve Mensor 表示,这款被称为....
                发表于 2020-01-12 10:56? 574次阅读
                如何简单快速的实现嵌入式FPGA

                如何用FPGA测量数字正弦波》的频率?

                如何用FPGA测量数字正弦波的频↓率
                发表于 2020-01-11 22:27? 313次阅读
                如何用FPGA测量数字正弦波的频率?

                【雨的FPGA笔记】基础实践-------按键控制LED和BEEP设计和实现

                设计内容        按KEY0时点亮最右边的灯,按动按键KEY1时依次往左←移动,按下KEY2时关...
                发表于 2020-01-11 12:47? 257次阅读
                【雨的FPGA笔记】基础实践-------按键控制LED和BEEP设计和实现

                【雨的FPGA笔记】基础实践-------流水灯设计▃和实现

                设计内容        将4个LED每隔1s从左往右分别依次点亮熄灭,形成注册送28元体验金app流水状。按复位键时█进行复...
                发表于 2020-01-11 11:07? 471次阅读
                【雨的FPGA笔记】基础实践-------流水灯设计和实现

                采用单片机和╲MCP2510、MCP2551芯片设...

                本文提出的基于CAN现场总线的集散型火灾报警控制系统的网络结构如图1所示,每个节点都以AT89C51....
                发表于 2020-01-10 16:48? 184次阅读
                采用单片机和MCP2510、MCP2551芯片设...

                FPGA的行业优势以及它与DSP的区别分析

                FPGA的优势有三▅个方面:1)通信高速接口设计。FPGA可以用来做高速信号处理,一般如果AD采样率高....
                发表于 2020-01-10 15:46? 248次阅读
                FPGA的行业优势以及它与DSP的区别分析

                hdmi矩下载彩票app送38彩金2019阵切换器采用FPGA纯硬件架构方案一分快三官网

                hdmi矩阵切换器在众多的领域中有着广泛的运用,对于不ζ 同的运用场合和需求,有着许ζ 多不同的方案,而dm....
                发表于 2020-01-10 15:43? 176次阅读
                hdmi矩阵切换器采用FPGA纯硬件架构方案

                关于Xilinx FPGA内部体系结构的分析

                Xilinx的FPGA的基本结构是一样『的,主要由6部分组成,分别为可编程输入/输出单元、基十分快三本可编程逻....
                发表于 2020-01-10 15:39? 279次阅读
                关于Xilinx FPGA内部体系结构的分析

                利用ZigBee网络组网和总线技术实现新一代电子...

                系统的ZigBee网络通信部分由一台主控制器、若干从控制器组成。系统的各∏个主、从控制器相对独立,各主....
                发表于 2020-01-10 14:15? 121次阅读
                利用ZigBee网络组网和总线技术实现新一代电子...

                深维科技荣获北航全球创新创业○大赛二等奖

                经过初赛、复赛的激烈对决和层层选拔,深维科技参赛项目“超高性能数据中心FPGA异构计算加速解决方彩神app官网下载案”....
                发表于 2020-01-10 09:28? 125次阅读
                深维科技荣获北航全球创新创业大赛二等奖

                双通道CAN总线扩展板可以应用在恶劣环境中

                VersaLogic公司通过╲新的“ C1”模块扩展了其工业温度范围的耐用型Mini PCIe扩展产品....
                发表于 2020-01-09 15:07? 139次阅读
                双通道CAN总线扩展板可以应用在恶劣环境中

                LVDS技术的△应用优势及基于FPGA实现远端显示...

                LVDS接口又称RS-644总线接口,是20世纪90年代出现的一种数据传输和接口技术。LVDS是一种....
                发表于 2020-01-08 16:40? 768次阅读
                LVDS技术的应用优势及基于大发快三走势图规律FPGA实现远端显示...

                采用COTS新技术对各类工业以太网实时性能评价进...

                根据文献,某种报文■的实时性得到满足是指其报文响应时间小于规定的时限,某个节点的实时性合乎要求是指该节....
                发表于 2020-01-08 16:34? 466次阅读
                采用COTS新技术对各类工业以太网实时性能评价进...

                帧同步系统的工作原理及如何基〖于FPGA实现其设计

                实现帧同步的关键是把同步码从一帧帧数据流中提取出来。本设计的一帧信码ζ由39位码元ω 组成。其中的巴克码为....
                发表于 2020-01-08 16:30? 2192次阅读
                帧同步系统的工作原理及如何基于FPGA实现其设计

                通过RS485串口实现开关信号的多点监测,提高总...

                工业现ㄨ场经常要采集多点数据,模拟信号或开关信号,一般用到RS485总线,使用一主带多从的通信方式,该....
                发表于 2020-01-08 16:22? 678次阅读
                通过RS485串口实现开关信号的多点监测,提高总...

                英特尔新发布Stratix 10,为可编程四核秒速时时彩A...

                FPGA在高度并行、大吞吐量数字信号处︾理(DSP)应用方面享有很好的声誉。过去几代FPGA器件一々直稳....
                发表于 2020-01-08 15:32? 348次阅读
                英特尔新发布Stratix 10,为可编程四核A...

                Linear LTC4266A/LTC4266C...

                LTCR4266A是一个四通道电源设备(PSE)控制器,能够向兼容的江苏快三走势图LTPoE ++受电设备(PD)....
                发表于 2020-01-07 16:29? 701次阅读
                Linear LTC4266A/LTC4266C...